Hiree
← Volver a resultados

Ingeniero/a de Diseño ASIC

GMV

Madrid

Salario no publicado

Disponible en

Sobre el puesto

Quieres enfrentarte a nuevos retos sin renunciar a la estabilidad que da un grupo tecnológico de amplia experiencia En GMV estamos ampliando nuestros equipos en la unidad de Navegación GNSS-User Segment para asumir proyectos relacionados con la tecnología de receptores.

Nos gusta ir al grano te vamos a contar lo que no está en la red.

A QUÉ RETO TE VAS A ENFRENTAR Como parte del equipo de Receptores de GMV tendrás un rol clave entre proyectos relacionados con la tecnología de receptores contribuyendo al desarrollo de proyectos y productos con una fuerte participación en actividades de I+D.

Principalmente participarás en la migración de una arquitectura actualmente implementada sobre Xilinx MPSoC / FPGA hacia una solución ASIC.

Además tendrás la oportunidad de trabajar en el análisis del diseño existente identificación de bloques reutilizables adaptación de la arquitectura hardware y definición del flujo de implementación ASIC.

Tus principales tareas serían - Definir y evolucionar la arquitectura objetivo para ASIC. - Desarrollar y adaptar bloques RTL (VHDL/Verilog/SystemVerilog). - Analizar y optimizar interfaces internas (buses memorias sincronización clocks y resets). - Participar en verificación funcional simulación y depuración del diseño. - Contribuir al flujo ASIC síntesis análisis temporal CDC/RDC DFT y cierre de diseño. - Documentar arquitectura decisiones técnicas y resultados de validación.

QUÉ NECESITAMOS EN NUESTRO EQUIPO Para este puesto estamos buscando graduados en Ingeniería Electrónica Telecomunicaciones Informática o similar con especialidad en el ámbito de la programación de hardware digital.

Adicionalmente buscamos perfiles con conocimientos de diseño digital RTL arquitecturas FPGA SoC o MPSoC buses internos integración de IPs y verificación funcional así como experiencia previa en flujo ASIC y manejo de herramientas de simulación y síntesis.

También valoraremos conocimientos previos de STA DFT scan low-power UPF floorplanning o backend verificación con SystemVerilog UVM assertions o cocotb procesadores embebidos ARM/RISC-V y particionado hardware/software y experiencia con herramientas Synopsys Cadence Siemens EDA Vivado o Vitis.

QUÉ TE OFRECEMOS Modelo de trabajo híbrido y 8 semanas al año de teletrabajo fuera de tu área geográfica habitual Horario flexible de entrada y salida y jornada intensiva viernes y verano.

Desarrollo de plan de carrera personalizado formación y ayuda para el aprendizaje de idiomas.

Movilidad nacional e internacional.

Te ofrecemos un relocation package.

Retribución competitiva con revisiones continuas retribución flexible y descuento en marcas.

Programa Wellbeing seguro médico dental y de accidentes fruta y café gratis formación en salud física mental y económica y mucho más En nuestros procesos de selección siempre tendrás contacto telefónico y personal presencial u online con nuestro equipo de talent acquisition.

Promovemos la igualdad de oportunidades en la contratación comprometidos con la inclusión y la diversidad.

Conoce a GMV

Comparte una oportunidad

Puede ser el próximo paso de alguien.

Hiree