Sobre el puesto
Definir y desarrollar estrategias de verificación para ASICs y SoCs de señal mixta.
Elaborar planes de validación y asegurar la cobertura funcional y de código.
Ejecutar simulaciones regresiones y procesos de verificación utilizando metodologías UVM.
Verificar y validar modelos comportamentales frente a simulaciones a nivel de circuito.
Analizar resultados de pruebas identificar incidencias y realizar depuración a nivel RTL Gate-Level y esquemático.
Colaborar estrechamente con equipos de diseño digital analógico y arquitectura de sistemas.
Participar en la mejora continua de metodologías flujos de trabajo e infraestructura de verificación.
Aportar soporte técnico y compartir conocimiento con equipos multidisciplinares internacionales.
Entre 5 y 10 años de experiencia en verificación digital y/o mixed-signal.
Experiencia en entornos de microelectrónica semiconductores ASIC o FPGA.
Entre 5 y 10 años de experiencia en verificación digital y/o mixed-signal.
Experiencia trabajando con SystemVerilog Verilog y metodologías UVM.
Conocimientos en simulación depuración y análisis a nivel RTL y Gate-Level.
Experiencia en entornos de microelectrónica semiconductores ASIC o FPGA.
Conocimientos de técnicas DSP y capacidad para interactuar con diseños analógicos.
Nivel de inglés C1.
Formación en Ingeniería Electrónica Telecomunicaciones Informática Industrial o similar.
Se valorará formación especializada en microelectrónica.
Nuestro cliente es compañía tecnológica internacional especializada en el desarrollo y validación de hardware y sistemas electrónicos complejos con un fuerte enfoque en innovación laboratorio y calidad de producto.
Qué ofrece la posición Valoramos especialmente candidatos/as que residan en Valencia o profesionales que quieran regresar a la Comunidad Valenciana para desarrollar su carrera a largo plazo.
Modalidad de trabajo híbrida Salario fijo más variable.
Proyecto estable con recorrido profesional y exposición a desarrollos tecnológicos de vanguardia.
Entorno internacional y altamente especializado.